CWE

常见的弱点枚举

一个由社区开发的软件&硬件缺陷类型的列表

新CWE吗?点击这里!
CWE最重要的硬件的弱点
CWE最危险的弱点
>CWE列表> CWE -个人字典定义(4.12)
ID

cwe - 1224:不当限制写一次领域

弱点ID: 1224
抽象:基地
结构:简单的
视图定制的信息:
的用户感兴趣的更多的概念方面的一个弱点。例如:教育者,技术作家和项目/项目经理。 用户关心的实际应用和细节的本质弱点以及如何预防它的发生。例子:工具开发人员、安全人员、pen-testers事件反应分析师。 对于用户映射一个问题CWE / CAPEC id,即。,找到最合适的CWE为一个特定的问题(例如,CVE记录)。例如:工具开发人员、安全人员。 用户希望看到所有可用的信息CWE / CAPEC条目。 为用户谁想要定制显示细节。
×

编辑自定义过滤器


+描述
硬件设计控制寄存器位“粘性”实施不当,或写一次位字段,这样他们可以重新编程软件。
+扩展描述

集成电路和硬件IP软件可编程控制和设置通常存储在寄存器电路。这些寄存器的内容必须在硬件复位初始化定义默认值硬编码的硬件描述语言(HDL)代码的硬件单元。共同安全保护方法用于保护寄存器设置修改的软件是使设置写一次或“粘性”。This allows writing to such registers only once, whereupon they become read-only. This is useful to allow initial boot software to configure systems settings to secure values while blocking runtime software from modifying such hardware settings.

未能实现写一次限制等硬件设计可以公开的寄存器被软件和re-programmed写很多次了。例如,写一次字段可以实现只被写保护,如果他们已经被设置为值“1”,在他们的工作“write-1-once”而不是“写一次”。

+的关系
部分帮助此表显示了弱点和高水平类别相关的这一弱点。这些关系被定义为ChildOf、ParentOf MemberOf,并洞察类似项目可能存在的在较高和较低的抽象级别。此外,关系如PeerOf和CanAlsoBe定义显示类似的弱点,用户可能想要探索。
+相关的视图”研究概念”(cwe - 1000)
自然 类型 ID 的名字
ChildOf 支柱支柱——一个弱点是最抽象类型的弱点和代表一个主题类/基地/变体相关弱点。支柱是不同于一个类别作为支柱技术上仍然是一种弱点,描述了一个错误,而一个类别代表一个共同特征用于组相关的东西。 284年 访问控制不当
部分帮助此表显示了弱点和高水平类别相关的这一弱点。这些关系被定义为ChildOf、ParentOf MemberOf,并洞察类似项目可能存在的在较高和较低的抽象级别。此外,关系如PeerOf和CanAlsoBe定义显示类似的弱点,用户可能想要探索。
+相关观点“硬件设计”(cwe - 1194)
自然 类型 ID 的名字
MemberOf 类别类别——CWE条目包含一组其他条目,共享一个共同的特点。 1199年 一般的电路与逻辑设计问题
+模式的介绍
部分帮助不同模式的引入提供了信息如何以及何时可以纳入这一弱点。生命周期的阶段识别点的介绍可能发生,而相关的报告提供了一个典型的场景介绍在给定的阶段。
阶段 请注意
架构和设计
实现 期间推出的这些问题可能实现的硬件设计,因为IP HDL代码中定义参数和违约和确认后在测试或系统配置阶段。
+适用的平台
部分帮助该清单显示了给定的弱点可以可能的地区出现。这些可能是为特定命名的语言,操作系统,架构、模式、技术、或一个类这样的平台。列出的平台是随着频率的出现疲态实例。

语言

Verilog患病率(待定)

硬件描述语言(VHDL)患病率(待定)

技术

类:系统芯片患病率(待定)

+常见的后果
部分帮助这个表指定不同的个人相关后果的弱点。标识应用程序范围的安全领域侵犯,而影响了负面的技术影响,如果敌人成功利用这个弱点。可能提供的信息如何可能的具体结果预计将看到列表中相对于其它后果。例如,可能会有高可能性,缺点将被利用来实现一定的影响,但较低的可能性,它将被利用来实现不同的影响。
范围 影响 可能性
保密
完整性
可用性
访问控制

技术的影响:不同的上下文

系统配置不能被编程以安全的方式。
+示范例子

示例1

考虑设计模块系统verilog代码示例所示。register_write_once_example模块注册的一个例子,写一次字段定义。0场捕获write_once_status值。这个实现可以注册,被定义为规范写一次注册,因为write_once_status字段写入输入数据位0在第一次写。

(坏的代码)
例如语言:Verilog
模块register_write_once_example
(
输入15:0 Data_in,
输入时钟,
输入ip_resetn,
输入global_resetn,
输入写,
输出reg 15:0 Data_out
);

reg Write_once_status;

总是@ (posedge Clk或negedge ip_resetn)
如果(~ ip_resetn)
开始
Data_out < = 16 'h0000;
Write_once_status < = 1 'b0;
结束
else if(写& ~ Write_once_status)
开始
Data_out < = 16 'hfffe Data_in &;
Write_once_status < = Data_in [0];/ /输入0集Write_once_status
结束
else if(~写)
开始
Data_out [15:1] < = Data_out [15:1];
Data_out [0] < = Write_once_status;
结束
endmodule

上面的例子只锁进一步写道如果write_once_status写入。所以它作为write_1-Once而不是写一次属性。

(好的代码)
例如语言:Verilog
模块register_write_once_example
(
输入15:0 Data_in,
输入时钟,
输入ip_resetn,
输入global_resetn,
输入写,
输出reg 15:0 Data_out
);

reg Write_once_status;

总是@ (posedge Clk或negedge ip_resetn)
如果(~ ip_resetn)
开始
Data_out < = 16 'h0000;
Write_once_status < = 1 'b0;
结束
else if(写& ~ Write_once_status)
开始
Data_out < = 16 'hfffe Data_in &;
Write_once_status < = 1 'b1;/ /写一次状态设置在第一次写,独立的输入
结束
else if(~写)
开始
Data_out [15:1] < = Data_out [15:1];
Data_out [0] < = Write_once_status;
结束

endmodule
+潜在的缓解措施

阶段:体系结构和设计

在硬件设计注册写一次或粘性的所有字段必须被适当的配置。

测试阶段:

测试阶段应该使用自动化工具来测试值不是可重复编程的,写一次领域锁定写0。
+会员资格
部分帮助这MemberOf关系表显示额外CWE类别和视图引用这个弱点作为成员。这些信息通常是有用的在理解一个弱点符合外部信息源的上下文中。
自然 类型 ID 的名字
MemberOf 类别类别——CWE条目包含一组其他条目,共享一个共同的特点。 1396年 综合分类:访问控制
+脆弱性映射笔记

用法:允许

(CWE ID可以用来映射到现实世界的漏洞)

原因:可接受的使用

理由是:

这CWE条目底部的抽象级别,这是一个首选的抽象级别映射到漏洞的根本原因。

评论:

仔细阅读这两个名称和描述,以确保此映射是一个适当的配合。不要试图“力”映射到底层基础/变体只是遵守这首选的抽象级别。
+内容的历史
+提交
提交日期 提交者 组织
2019-12-12
(CWE 4.0, 2020-02-24)
Arun Kanuparthi Hareesh Khattri Parbati Kumar吗哪,哈Kumar V Mangipudi 英特尔公司
+修改
修改日期 修饰符 组织
2020-08-20 CWE内容团队 主教法冠
更新Related_Attack_Patterns
2022-04-28 CWE内容团队 主教法冠
更新Related_Attack_Patterns
2022-10-13 CWE内容团队 主教法冠
更新Demonstrative_Examples
2023-04-27 CWE内容团队 主教法冠
更新的关系
2023-06-29 CWE内容团队 主教法冠
更新Mapping_Notes
页面最后更新:2023年6月29日