cwe - 1248:半导体缺陷在硬件逻辑安全敏感的影响
描述
扩展描述
半导体器件可以出于各种原因失败。虽然一些制造和包装缺陷,其余的都是由于长期使用或在极端条件下使用。一些机制,导致半导体缺陷包括封装失败,芯片安装失败,打金线失败,bulk-silicon缺陷,氧化层的缺点,铝的故障(包括电迁移、腐蚀铝等),和热/电压力。这些缺陷表现为断层chip-internal信号或寄存器,有效果的输入,输出,或中间信号总是0或1,并且不切换。如果这样的错误发生在安全敏感的硬件模块,硬件模块的安全目标可能就会大打折扣。
的关系
模式的介绍
不同模式的引入提供了信息如何以及何时可以纳入这一弱点。生命周期的阶段识别点的介绍可能发生,而相关的报告提供了一个典型的场景介绍在给定的阶段。
阶段 |
请注意 |
制造业 |
可能由于生产环境中的问题或处理不当的组件,例如。 |
操作 |
可能引入的处理不当或使用额定以外的操作环境(温度、湿度等)。 |
常见的后果
这个表指定不同的个人相关后果的弱点。标识应用程序范围的安全领域侵犯,而影响了负面的技术影响,如果敌人成功利用这个弱点。可能提供的信息如何可能的具体结果预计将看到列表中相对于其它后果。例如,可能会有高可能性,缺点将被利用来实现一定的影响,但较低的可能性,它将被利用来实现不同的影响。
示范例子
示例1
network-on-chip实现防火墙的访问控制外围设备的IP核能够掌握交易。
在这个逻辑制造缺陷表现为一个逻辑错误,它总是将滤波器的输出设置为“允许”访问。
Post-manufacture测试必须执行,以确保硬件逻辑实现安全功能是没有缺陷。
潜在的缓解措施
测试阶段:
虽然半导体制造企业实现几种机制,不断改善半导体制造过程,确保减少缺陷,一些缺陷只能固定在制造业。Post-manufacturing测试硅的死是至关重要的。故障模型如stuck-at-0或stuck-at-1必须用于开发post-manufacturing测试用例,实现良好的覆盖。硅包装完成后,必须执行广泛的post-silicon测试以确保硬件逻辑实现安全功能是没有缺陷。
|
阶段:操作
规范操作外的硬件设备,如在极高的温度,电压,等等,加速半导体退化和导致的缺陷。当这些缺陷表现为重要的安全故障,硬件模块,它导致妥协的安全保证。因此,操作规范内的设备是很重要的。
|
脆弱性映射笔记
用法:允许
(CWE ID可以用来映射到现实世界的漏洞) |
原因:可接受的使用 |
理由是: 这CWE条目底部的抽象级别,这是一个首选的抽象级别映射到漏洞的根本原因。 |
评论: 仔细阅读这两个名称和描述,以确保此映射是一个适当的配合。不要试图“力”映射到底层基础/变体只是遵守这首选的抽象级别。 |
引用
|
诉他说(ref - 1068)。“什么导致了半导体器件失败”。< 原始>。 URL验证:2023-04-07。 |
更多的信息是可用的,请编辑自定义过滤器或选择一个不同的过滤器。
|