CWE - CWE - 1299:缺少保护机制替代硬件接口(4.10)

弱点ID: 1299

抽象:基地
结构:简单的

视图定制的信息:

描述

缺乏保护的替代路径访问control-protected资产(如无保护的影子寄存器和其他外部面临无防备的接口)允许攻击者绕过现有保护的资产只对主要的执行路径。

扩展描述

一种资产在一个芯片可能会通过一个接口访问控制保护。然而,如果所有路径的资产不受保护,攻击者可能妥协资产通过备用路径。这些备用路径可以通过阴影或镜子寄存器内的IP核,或可能是路径从其他面向接口IP核或SoC。

考虑一个SoC等各种接口UART, SMBUS,作为PCIe, USB,等等。如果只访问控制实现SoC内部寄存器作为PCIe接口,那么攻击者仍然可以修改SoC内部寄存器通过备用路径,通过接口UART等SMBUS, USB等。

另外,攻击者可以绕过现有的保护利用未受保护的,影子寄存器。影子寄存器和镜子寄存器通常指寄存器,可以从多个地址访问。写作或阅读的别名/镜像地址有同样的效果主要寄存器的地址的书写。他们通常在一个实现IP核心或SoC暂时持有某些数据。这些数据随后将更新的主要登记,和两个寄存器将同步。如果影子寄存器不访问受保护的,攻击者可以简单地启动事务影子寄存器和妥协的系统安全。

的关系

此表显示了弱点和高水平类别相关的这一弱点。这些关系被定义为ChildOf、ParentOf MemberOf,并洞察类似项目可能存在的在较高和较低的抽象级别。此外,关系如PeerOf和CanAlsoBe定义显示类似的弱点,用户可能想要探索。

相关的视图”研究概念”(cwe - 1000)

自然	类型	ID	的名字
ChildOf	Base -一个弱点,仍主要是独立的资源或技术,但有足够的细节来提供特定的检测和预防方法。基础水平的弱点通常描述问题的2或3以下维度:行为、财产、技术、语言,和资源。	288年	认证绕过使用另一种路径或通道
ChildOf	Base -一个弱点,仍主要是独立的资源或技术,但有足够的细节来提供特定的检测和预防方法。基础水平的弱点通常描述问题的2或3以下维度:行为、财产、技术、语言,和资源。	420年	不受保护的备用通道

相关观点“硬件设计”(cwe - 1194)

自然	类型	ID	的名字
MemberOf	类别——CWE条目包含一组其他条目,共享一个共同的特点。	1198年	权限分离和访问控制问题
PeerOf	Base -一个弱点,仍主要是独立的资源或技术,但有足够的细节来提供特定的检测和预防方法。基础水平的弱点通常描述问题的2或3以下维度:行为、财产、技术、语言,和资源。	1191年	片上调试和测试接口与访问控制不当
PeerOf	Base -一个弱点,仍主要是独立的资源或技术,但有足够的细节来提供特定的检测和预防方法。基础水平的弱点通常描述问题的2或3以下维度:行为、财产、技术、语言,和资源。	1314年	失踪的写保护参数数据值

模式的介绍

不同模式的引入提供了信息如何以及何时可以纳入这一弱点。生命周期的阶段识别点的介绍可能发生,而相关的报告提供了一个典型的场景介绍在给定的阶段。

阶段	请注意
架构和设计
实现

适用的平台

该清单显示了给定的弱点可以可能的地区出现。这些可能是为特定命名的语言,操作系统,架构、模式、技术、或一个类这样的平台。列出的平台是随着频率的出现疲态实例。

语言

类:不是特定于语言的患病率(待定)

操作系统

类:不使用患病率(待定)

体系结构

类:不是特定于体系结构的患病率(待定)

技术

单片机的硬件患病率(待定)

处理器硬件患病率(待定)

公共汽车/接口硬件患病率(待定)

类:不是特定于技术的患病率(待定)

常见的后果

这个表指定不同的个人相关后果的弱点。标识应用程序范围的安全领域侵犯,而影响了负面的技术影响,如果敌人成功利用这个弱点。可能提供的信息如何可能的具体结果预计将看到列表中相对于其它后果。例如,可能会有高可能性,缺点将被利用来实现一定的影响,但较低的可能性,它将被利用来实现不同的影响。

范围	影响	可能性
保密完整性可用性访问控制	技术的影响:修改内存;读记忆;DoS:资源消耗(其他);执行未经授权的代码或命令;获得特权或假设的身份;改变执行逻辑;旁路保护机制;质量退化	高

示范例子

示例1

SECURE_ME位于地址0 xf00登记。这个寄存器的一面镜子叫COPY_OF_SECURE_ME x800f00在位置0。寄存器SECURE_ME免受恶意代理和只允许访问选择,虽然COPY_OF_SECURE_ME不是。

访问控制是实现使用一个allowlist (acl_oh_allowlist所显示的那样)。交易的发起者的身份由一个热输入,表示incoming_id。这是检查对acl_oh_allowlist(包含一个列表允许访问资产)的发起者。

虽然这个例子所示Verilog,它将适用于硬件描述语言(VHDL)。

(信息)

例如语言:Verilog

foo_bar (data_out模块、data_in incoming_id,地址,时钟,rst_n);
输出[31:0]data_out;
输入[31:0]data_in、incoming_id地址;
输入时钟,rst_n;
线write_auth addr_auth;
reg 31:0 data_out, acl_oh_allowlist,问;
分配write_auth = | (incoming_id & acl_oh_allowlist) ?1:0;
总是@ *

acl_oh_allowlist < = 32 'h8312;

分配addr_auth =(地址= = 32 'hf00) ?1:0;
总是@ (posedge clk或negedge rst_n)

如果(! rst_n)

开始

q < = 32 'h0;
data_out < = 32 'h0;

结束

其他的

开始

q < = (addr_auth & write_auth) ?data_in:问;
data_out < =问;

结束

endmodule

(坏的代码)

例如语言:Verilog

分配addr_auth =(地址= = 32 'hf00) ?1:0;

窃听行代码是重复上面的坏榜样。弱点源自于这样一个事实:SECURE_ME寄存器可以修改通过编写的影子寄存器COPY_OF_SECURE_ME COPY_OF_SECURE_ME的地址也应该包含在检查。马车行代码应该被替换为良好的代码片段所示。

(好的代码)

例如语言:Verilog

分配addr_auth =(地址= = 32 'hf00 | |地址= = 32 'h800f00) ?1:0;

观察到的例子

参考	描述
cve - 2017 - 18293	当GPIO阻止访问相应的GPIO资源保护寄存器,可以绕过保护写入相应的倾斜GPIO寄存器。
cve - 2020 - 15483	监控设备允许访问物理UART调试端口没有认证

潜在的缓解措施

阶段:需求

保护资产对所有潜在的访问接口和备用路径。

有效性:深度防御

阶段:体系结构和设计

保护资产对所有潜在的访问接口和备用路径。

有效性:深度防御

实施阶段:

保护资产对所有潜在的访问接口和备用路径。

有效性:深度防御

常见的弱点枚举

cwe - 1299:缺少备用硬件接口的保护机制


	站点地图\|使用条款\|隐私政策\|联系我们\| 使用常见的弱点枚举(CWE)和相关的引用从这个网站的使用条款。CWE赞助的美国国土安全部(DHS)网络和基础设施安全机构(CISA)和管理的国土安全系统工程和发展研究所这是由(HSSEDI)manbetx客户端首页(斜方)。版权©2006 - 2023,斜方公司。manbetx客户端首页CWE、水煤浆、CWRAF, CWE标志是斜方公司的商标。manbetx客户端首页