常见的弱点枚举

促进验证复杂的芯片系统(SoC)设计,SoC集成商添加特定的IP块实时跟踪SoC的内部信号。这个基础设施使SoC的内部行为的可观测性,验证其功能设计,硬件和软件缺陷的检测。这种跟踪IP块从多个来源收集痕迹SoC包括CPU、加密协处理器和芯片上的面料。痕迹从这些来源收集汇总跟踪IP块和转发到跟踪水槽内,如debug-trace港口,方便调试由外部硬件和软件调试器。

由于这些痕迹是收集来自几个安全敏感源,他们必须防止不可信的调试器。如果他们存储在不受保护的内存,一个不受信任的软件调试器可以访问这些痕迹和提取秘密信息。此外,如果安全敏感的痕迹不标记为安全的,一个不可信的硬件调试器可以访问它们提取机密信息。

该清单显示了给定的弱点可以可能的地区出现。这些可能是为特定命名的语言,操作系统,架构、模式、技术、或一个类这样的平台。列出的平台是随着频率的出现疲态实例。

语言

操作系统

体系结构

技术

示例1

SoC,痕迹产生的来源包括安全敏感的IP块如CPU(跟踪信息,如指令执行和内存操作数),芯片上的结构(例如,存储传输信号,事务类型和目的地,和on-chip-firewall-error信号),电源管理IP块(例如,时钟和power-gating信号),和加密协处理器(例如,加密密钥和加密操作的中间值),其他non-security-sensitive IP块包括定时器和其他功能块。收集到的痕迹然后转发到调试和跟踪外部硬件调试器所使用的接口。